

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

** Result [P] ** Format(P801, J04 02.24

1/ 1

Application no/date: 1985-181356[1985/ 8/19]
Date of request for examination: [1992/ 8/17]
Accelerated examination ()
Public disclosure no/date: 1987- 40493 ~~Translate~~ [1987/ 2/21]
Examined publication no/date (old law): ()
Registration no/date: 2613370 ~~Translate~~ [1997/ 2/27]
Examined publication date (present law): [1997/ 5/28]
PCT application no: ()
PCT publication no/date: ()
Applicant: SEIKO EPSON CORP
Inventor: ONO TAKESHI, KAMAKURA HIROSHI, NAKAMURA JUNTCHI, YAJIMA FUMITAKA, SONEHA
RA TOMIO, ARIGA SHUJI

IPC: G09G 3/20 G02F 1/133,505 G02F 1/133,550

G09G 3/36

FI: G02F 1/133,505 G09G 3/36 G05G 3/20 X

G02G 3/20 G02F 1/133,550 G09G 3/20 Y

F Term: SC006AA04,AA05,BB06,EC04,EC08,2H093AA18,AA38,BA11,BA12,CA01,CA04,5C080
AA10,BB05,CC03,DD01,DD05,DD22,DD28,EE30,EE32,FF02,FF07,FF09,GG09,JJ02,JJ03,K
K43,2H093NA16,NA63,NC14,NC15,ND01,ND04

Expanded classification: 442,292

Fixed keyword: 311


Citation:

[19,1994. 3.16.04] (04,JP,Unexamined Patent Publication,1984208587)

[19,1994. 3.16.04] (04,JP,Unexamined Patent Publication,1984045494)

Title of invention: COLOR LIQUID CRYSTAL DISPLAY UNIT

Abstract: Clear pictorial image is provided by establishing the measure which converts the second latch storing red, green, the first several latches storing measure and deijitarudets a blue primary signal is sampled, and to convert to deijitaru dosage at one time and horsepower data and the horsepower data to analog quantity
Thin film transistor 4 (TFT) connected to gate electrode layout 1 chosen by choosing either one of them of plural gate electrode layout 1 become continuity.
When image data of analog quantity is supplied to source electrode wiring 2 then, image data goes through TFT 4, and it is written in at pixel electrode 5 and capacity to be configured with common electrode 3.
After image data was written in, till when gate electrode layout 1 is supposed to be non-selection, gate electrode is chosen the non-conductive states neighbor TFT 4 next, image data is held.
Liquid crystal replies depending on image data written in, and it is displayed so that liquid crystal 6 is sealed between common electrode 3 and pixel electrode 5



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A) 昭62-40493

⑫ Int. Cl. ⁴	識別記号	庁内整理番号	⑬ 公開 昭和62年(1987)2月21日
G 09 G 3/36		8621-5C	
G 02 F 1/133	1 2 9	B-7348-2H	
G 09 G 3/20		D-7436-5C	審査請求 未請求 発明の数 1 (全6頁)

⑭ 発明の名称 カラー液晶表示装置

⑮ 特 願 昭60-181356

⑯ 出 願 昭60(1985)8月19日

⑰ 発 明 者	小 野 武 志	諏訪市大和3丁目3番5号	株式会社諏訪精工舎内
⑰ 発 明 者	藤 倉 弘	諏訪市大和3丁目3番5号	株式会社諏訪精工舎内
⑰ 発 明 者	中 村 旬 一	諏訪市大和3丁目3番5号	株式会社諏訪精工舎内
⑰ 発 明 者	矢 島 章 隆	諏訪市大和3丁目3番5号	株式会社諏訪精工舎内
⑰ 発 明 者	曾 根 原 寛 雄	諏訪市大和3丁目3番5号	株式会社諏訪精工舎内
⑰ 発 明 者	有 賀 修 二	諏訪市大和3丁目3番5号	株式会社諏訪精工舎内
⑱ 出 願 人	セイコーエプソン株式 会社	東京都新宿区西新宿2丁目4番1号	
⑲ 代 理 人	井理士 最 上 務		

明 細 書

〔産業上の利用分野〕

本発明はフルカラー表示をまこなうカラー液晶表示装置の駆動方法に関する。

〔従来の技術〕

従来のカラー液晶表示装置は、ドットマトリクスで構成した図素を1ラインごとに時分割して駆動する方式であった。また駆動表示に関しては、パルス幅変調によるものが多い。

また、薄膜トランジスタアレイを具備した液晶パネル（以下 エマエパネル と称す。）の駆動においても、原色信号のある一定時間の情報を図素に書き込む方法が知られている。

〔発明が解決しようとする課題点〕

しかし前述の従来技術では、時分割駆動する方式においては時分割比を大きくすると視力特性が悪化するという欠点を有し、順番次で駆動するためラインメモリー等を必要とするといった欠点を有する。

また従来のエマエパネルの駆動方法では、原色信号のある一定時間の積分値を図素に書き込むこ

1 発明の名称

カラー液晶表示装置

2 特許請求の範囲

(1) 薄膜トランジスタアレイを具備した液晶パネルによるカラー表示装置において、赤、緑、青の原色信号をデジタル量に変換する手段と、変換されたデジタルデータを一時記憶する第1のラッチと、出力ゲートを記憶する第2のラッチと、出力ゲートをアナログ量に変換する手段により、液晶パネルに書き込む原色信号を得ることを特徴とするカラー液晶表示装置。

(2) 前記原色信号を、複数の図素を画素ブロックとして構成し、画素ブロック単位で順次書き込むことを特徴とする、特許請求の範囲第1項記載のカラー液晶表示装置。

3 発明の詳細な説明

特開昭62-40493 (2)

となり、書き込み時間内に原色信号が変動すると不確実な情報を表示するので読取部が不鮮明になり画質が低下するといった欠点を有する。

そこで本発明はこのような問題を解決するもので、その目的とするところは、簡単な回路を付加するだけで鮮明な画像が得られるカラー液晶表示装置を提供するところにある。

〔問題を解決するための手段〕

カラーエフエパネルによるカラー表示装置において、赤、緑、青の原色信号をサンプリングしてデジタル量に変換する手段（以下 A/D 変換と称す。）と、変換されたデジタルデータを一時記憶する複数個の第1のラッチと、出力データを出力時間中記憶する、第1のラッチと同数個の第2のラッチと、第2のラッチの出力データをアナログ量に変換する手段（以下 D/A 変換と称す。）により、第2のラッチと同数個の原色信号を得ることを特徴とする。

さらに前記原色信号を、原色信号と同数個の画素を画素ブロックとして構成し、画素ブロック単

位で順次書き込むことを特徴とする。

〔作用〕

エフエパネルを用いることにより、ステاتيック駆動に近い駆動が可能となるため、コントラスト比の高い鮮明で視角特性の良好な画像が得られる。

A/D 変換により原色信号のサンプリングをこなうので、読取部等がシャープになり、画質が向上する。

複数個の第1のラッチは、 A/D 変換の出力を一時記憶して、エフエパネルにデータを書き込む時間を確保するもので、エフエパネルにデータを書き込む時間と横の画素数により個数を決める。

第2のラッチは第1のラッチに記憶したデータを並列にラッチして、エフエパネルに書き込む時間中保持している。

D/A 変換は第2のラッチのデータを一定のアナログ量に変換して各画素の原色信号を得る。各画素に書き込む時間中において、データは一定

値を保持するので安定した書き込みができる。

〔実施例〕

以下、本発明による一実施例を図面を参照して説明する。

第1図はエフエパネルの等価回路である。この動作原理は、複数個のゲート電極配線1のいずれか1本を選択することにより、選択されたゲート電極配線1に接続された薄膜トランジスタ4（以下 TFT と称す。）が導通状態となる。このときソース電極配線2にアナログ量の画素データを供給すると、画素データは TFT を介して画素電極5および共通電極3にて構成される容量に書き込まれる。画素データが書き込まれたのちゲート電極配線1を非選択とすれば TFT は非導通状態となり、次にゲート電極が選択されるまで画素データは保持される。共通電極3と画素電極5の間には液晶6が封入されているため、書き込まれた画素データに応じて液晶が応答して表示をこなう。

TFT は各画素に対して2個が並列に作られ

ているが、これは TFT が非導通時の漏れ電流を低減するためであり1個でも良い。

また、フルカラー表示をこなうため各画素にカラーフィルターを形成するが、本実施例ではカラーフィルターを、1ライン目では左より赤側、緑側、青側の順、2ライン目では G 、 B 、 R の順、3ライン目では B 、 R 、 G の順で、以下これの繰り返しとなっている。

第2図は信号処理の回路ブロック図であり、原色信号の処理をしてエフエパネルに書き込む原色信号を得るまでの図である。

図において、 RGB 切替回路11は $10-R$ 、 $10-G$ 、 $10-B$ で示される赤、緑、青の原色信号を切替るもので、第1図にて説明したようにカラーフィルターの色配が1ラインごとに異なるため、カラーフィルターと原色信号の整合をとるものである。

RGB 切替回路11を通った原色信号10は A/D 変換12に入り、サンプリングブロック13の立ち上がりエッジにてサンプリングをこなない

特開昭62-40493 (3)

デジタル量に変換する。A/D変換12の出力は本実施例においては16段階表示としているため4ビット出力である。

A/D変換12の4ビット出力は2組の第1のラッチ13-1および13-2に入り、それぞれ19-1、19-2の第1のラッチクロックにより一時記憶される。第1のラッチ13が2組ある理由は、本実施例によるEYEパネルのゲート電極配線が320本であり、書き込みに必要な時間が約1μs必要なためである。すなわち、テレビジョン信号を表示する場合を考えると、1水平走査期間は63.5μsであり、そのうち有効表示期間はその85%程度である。赤、緑、青の3原色を同時にサンプリングするとすれば1水平走査期間に必要なサンプリング回数は、

$$320/3 \div 107 \quad (四)$$

となりサンプリング周期は0.5μs程度となる。それ故、1μsの書き込み時間を確保するため、第1のラッチを2組必要としている。

EYEパネルの画素構成が変わったり、書き込

ミス4とY側クロック35にて動作し、EYEパネル30のゲート電極配線1を選択し駆動する。Y側スタートベルス34はゲート電極配線1の第1ライン目を決定するもので、以降はY側クロック35にて順次選択を繰り返す。テレビジョン画像表示においてY側クロック35は水平同期信号である。

X側シフトレジスタ32はその出力にてトランスファークロック33を生成し、原色信号17を書き込む画素を選択するもので、X側スタートベルス36およびX側クロックにて動作を繰り返す。

X側スタートベルス36とX側クロック37にてX側シフトレジスタ32の第1ビットが選択されるとその出力はセレクト信号38にてトランスファークロック33を制御状態とし、原色信号17をEYEパネル30のソース電極配線に供給し、書き込みを繰り返す。以降X側クロック37によりX側シフトレジスタ32によるセレクト信号38は順次移動して6画素分が1組となったトランスファークロック33を選択して書き込みを繰り返す。

み時間等の条件の変化、あるいは画素数の変更等により第1のラッチ13の容量が変わることは当然である。

13-1および13-2の第1のラッチに順次記憶されたデータは、次に第1のラッチ13-1に新しいデータが記憶されると同時または直前に第2のラッチ14に第2のラッチクロック20により記憶され、第2のラッチ14の出力はD/A変換15に入りアナログ量に変換される。D/A変換15の出力は第2のラッチ14の出力が変化するまで同一レベルの電圧値を保持するので、EYEパネルに対し安定した書き込みを繰り返すことができる。

極性反転回路16はEYEパネルが交流駆動を必要とするため、1フィールド時間ごとに極性を反転するものである。

以上の回路動作にて、EYEパネルに書き込む原色信号17-1より17-6を得ている。

第3図は、パネル駆動部のブロック図であり、図においてY側駆動回路31はY側スタートベル

なり。なお、第3図におけるパネル駆動部の回路は、液晶パネルのガラス基板上に、EYE素子にて構成することも可能である。

第4図は第2図および第3図で説明した動作のタイミングチャートであり、テレビジョン画像表示の例である。

図において、原色信号10はサンプリング周期が互に0.5μsのサンプリングクロック18の立ち上がりエッジでサンプリングされ、その出力は2組の第1のラッチ13に第1のラッチクロック19-1および19-2の立ち上がりエッジで記憶される。第2のラッチ14には第2のラッチクロック20のタイミングで記憶され、おおよそ1μsの期間記憶されてEYEに書き込む原色信号17を得る。

X側クロック37は第2のラッチクロックと同一であり立ち上がりエッジでX側シフトレジスタ32を駆動する。X側スタートベルス36はX側クロック37の最初のクロックのときに図に示すタイミングで入力される。セレクト信号38は

特開昭62-40493 (4)

38-1から38-3で示すように順次出力される。

〔発明の効果〕

以上述べたように本発明によれば、TFTパネルを用いることによりスタティック駆動に近い駆動が可能となるため、コントラスト比の高い鮮明で視角特性の良好な画像が得られるという効果を有するとともに、A/D変換により原色信号のテンディングをおこなうため、縁部等がシャープになり、より画質が向上するといった効果を有する。

第1のラッチにおいてTFTパネルに書き込む時間を確保するとともに、第2のラッチにて出力電圧を一定値に保つたTFTパネルへの書き込み動作が安定しており、画面の全域にわたって均一な画像が得られるという効果を有する。

周辺回路の構成が簡単であるとともに、TFTパネルの画素数や特性の変更に対しても適応要求を変更することなく単にラッチ等の個数の変更のみで対応が可能であり、拡張性が高い、変更が簡単といった効果を有する。

さらには表示に要する時間の遅れが、第1のラッチで一時記憶する時間のみではぼりアルタイム処理が可能であるため、大容量のラインメモリー等を必要とせず簡単な回路の付加により鮮明画像が得られるといった効果を有する。

4. 図面の簡単な説明


第1図は本発明のカラー液晶表示装置に用いるTFTパネルの等価回路図である。

第2図は信号処理の回路ブロック図であり、第3図はパネル駆動部のブロック図、第4図は第2図および第3図による回路のタイミングチャート図である。

以 上

出願人 株式会社日立製作所


代理人 弁護士 村上 隆



TFTパネルの等価回路図


第1図

特開昭62-40493 (5)



信号処理回路ブロック図


第 2 図



パネル駆動部ブロック図

第 3 図

特開昭62-40493 (6)



タイミングチャート図

第4図